创建真正的 3D 设计被证明比 2.5D 复杂和困难得多，需要在技术和工具方面进行重大创新。今天就由半导体展NEPCON小编为你解读更多行业新趋势。

虽然已经有很多关于 3D 设计的讨论，但对于 3D 的含义有多种解释。然而，这不仅仅是语义，因为每个封装选项都需要不同的设计方法和技术。随着芯片进入真正的3D-IC领域，在逻辑之上堆叠逻辑或存储器，它们的设计、制造以及终的成品率和测试变得更具挑战性。

一开始，代工厂开始提供多芯片封装，他们开始使用 3D-IC 这个术语，但它指的不仅仅是硅堆叠和中介层。它还包括高密度 RDL 扇出。这是一个术语，用于对许多芯片、主要是基于代工厂的封装技术进行分组。

已经有几次尝试来整理这个术语。我们正在与 imec 保持一致，后者将 3D 分为四个部分，真正的 3D 是晶圆以高度集成的方式堆叠在一起。第二组是 3D 片上系统 (SoC) 集成，其中您可能有一个背面配电层，或一个晶圆到晶圆的存储器堆栈。第三组包括 2.5D 和硅中介层。后一个是 3D 系统级封装 (SiP)，其中接触间距约为 700 微米，包括扇出晶圆级封装。差异化很有趣，因为他们定义了触点间距或集成密度的差异化。

这提供了物理差异，但差异也可以从其他方面来看。有趣的 3D 类型要么是逻辑对逻辑，要么是显著的内存对逻辑，这两个都是起点，但是你可以开始堆叠其他随机的东西。我会说 HBM 是 3D 堆栈，但它们是非常具体的 3D 堆栈。

这些封装方法中的每一种的流程都是不同的。多年来，2.5D 和 3D 一直被用于支持传感器应用之类的东西，但他们不使用自动布局布线流程，这就是为什么我喜欢使用“真正的 3D”这个词。 今天的堆叠芯片技术依赖于人们手动进行规划。您正在设计每个芯片，以便它们对接在一起，但工具并没有这样做。分区和详细的引脚规划是手动过程。

真正的 3D 需要重新考虑整个流程。为了将 SoC 有效地实现为 2.5D 系统，例如避免良率问题或实现具有更多晶体管的更大系统，可以使用现有架构，只需要实现一个芯片到芯片的接口。但只有使用新概念和架构，才能发挥真正 3D 集成的优势。

3D的好处之一是缩短了距离。你可以证明存在二的平方根效应。对于这个堆叠物体中的所有距离，它们变成了 2D 变体中的 0.7。结果，它们在布线部分消耗的功率现在是以前的 0.7 左右，因为电容减小了。

影响可能比这更大。信号传输过程中会产生大量热量，对于 CMOS，你对某些东西进行充电和放电以存储然后传递信息。缩小和堆叠die将使您能够使其更小，因此可以在三维空间中传递信息。但在 3D 中，它们之间可能只有一个缓冲区，而不是大型 PHY 和通信协议。

尺寸有两个优势——良率和占地面积。假设类似数量的逻辑分布在多个芯片上，较小对象的连V领将高于一个较大对象的良率，因此，您可以降低一定程度的成本。当然，你正在增加其他成本，但这些成本会随着时间的推移而下降。

从 2D 封装的角度来看，堆叠芯片可以显着减少面积。你终会得到更小的足迹和更多的逻辑。所以你可以在那个区域安装更多的马力，如果你有区域限制，它可能会降低系统成本。

异构性可能是另一个好处。3D 集成的异构技术架构已经成熟，考虑混合技术组件，例如光子 IC 及其配套电子 IC。对于其中一些集成，没有其他方法可以在不牺牲大量功率或性能的情况下提供所需的数千个芯片到芯片互连。

混合技术仍然主要是未知领域。如果您的设计不适合reticle尺寸，那么为了能够构建更多的门，您需要使用真正的 3D，而这可能会保留在相同的技术中，但在某些情况下，你可能想要混合搭配。也许你有一个你真正想要的前沿技术计算引擎，但其余的东西有很多控制，你可以在一个不那么激进的制程节点上做。

以上便是半导体展NEPCON小编为大家整理的相关内容，如果大家对这方面比较感兴趣，可以到半导体展NEPCON参观交流。2023年10月11日-13日，半导体展NEPCON将于深圳国际会展中心（宝安新馆）隆重开幕，将以“跨界+芯+智造”为创新理念，展会将汇聚1,200个企业及品牌参展，展示电子元器件、PCBA制程、智能制造、 EMS服务、半导体封测等相关的国内外设备新品及先进技术解决方案。与同期多展联动，带来消费电子、家电、工控、通信通讯、汽车、触控显示、新能源、医疗器械、光电等领域跨界商机，绽放亚洲电子工业新活力。此外，同期将举办超30场跨国、跨界活动，覆盖PCBA制程、半导体封装、工业机器人、智能仓储与物流、机器视觉、智慧工厂、工业互联网、激光、3C、家用电器、通信、汽车、5G、物联网、人工智能、AR/VR、新能源、医疗器械、照明等热门话题，创新打造多元化国内、外商务配对社交机会，一站式捕捉亚洲跨界商贸网络，诚邀您莅临参观，为您解读更多行业发展新趋势。

文章来源：半导体行业观察