半导体封装测试展|先进封装行业概览

随着摩尔定律不断进步，当前小线宽已 达到几纳米，进一步缩小特征尺寸变得非常困难。“超越摩尔定律”致力于在 之前摩尔定律演进过程中未完全开发的部分提升系统集成度。先进封装是实 现“超越摩尔定律”的重要方式。今天就由半导体封装测试展小编为你解读更多行业新趋势。

根据Universal ChipletInterconnect Express (UCIe) ，28nm制程的芯片设计成本约0.51亿美元，但当制程提升至5nm时，芯片设计成本则快速升至5.42亿美元，成本提升近十倍。

受制于技术与开发成本的双重难关，通过先进封装技术提升芯片整体性能成为了集成电路行业技术发展趋势。而系统级封装、Chiplet等先进封装技术为行业技术演进的关键路径。

先进封装可提高产品集成度和功能多样化，满足终端应用对芯片轻薄、低功耗等高性能需求，同时大幅降低芯片成本，封测市场有望结构化偏向先进封装。

半导体封装技术发展大致分为四个阶段，全球封装技术的主流处于第三代的成熟期，主要是CSP、BGA封装技术，目前封测行业正在从传统封装（SOT、QFN、BGA等）向先进封装（FC、FIWLP、FOWLP、TSV、SIP等）转型。

传统封测由于技术壁垒低、同业竞争激烈，利润提高空间较小，未来我国封测行业将向利润附加值更高的高级封测转化，资本支出将取代人力成本作为新的行业推动力。

下一个半导体发展周期将依靠AI、5G、IOT、智能汽车等新兴应用，这些新兴应用都对电子硬件有着共同的要求：高性能、高集成、高速度、低功耗、低成本。

而先进封装技术是解决各种性能需求和复杂异构集成需求等硬件方面的完美选择。

先进封装涉及到晶圆研磨薄化、重布线、凸点制作（Bumping）及3D-TSV 等制程，在制程中需要用到刻蚀、沉积等前道设备，这必然意味着大规模的资本支出，同时也意味着半导体中下游产业链业务分界模糊，相互渗透和拓展。

先进封装以内部封装的先进性为评判标准，并以内部连接有无基板分为两大类。

一般而言，内部封装为引线框架（WB）的封装不被归类为先进封装，内部采用倒装（FC）、晶圆级（WL）等先进技术的封装可称为先进封装，先进封装以内部连接有无载体（基板）进行划分。

以上便是半导体封装测试展小编为大家整理的相关内容，如果大家对这方面比较感兴趣，可以到半导体封装测试展参观交流。2023年10月11日-13日，半导体封装测试展将于深圳国际会展中心（宝安新馆）隆重开幕，将以“跨界+芯+智造”为创新理念，展会将汇聚1,200个企业及品牌参展，展示电子元器件、PCBA制程、智能制造、 EMS服务、半导体封测等相关的国内外设备新品及先进技术解决方案。与同期多展联动，带来消费电子、家电、工控、通信通讯、汽车、触控显示、新能源、医疗器械、光电等领域跨界商机，绽放亚洲电子工业新活力。此外，同期将举办超30场跨国、跨界活动，覆盖PCBA制程、半导体封装、工业机器人、智能仓储与物流、机器视觉、智慧工厂、工业互联网、激光、3C、家用电器、通信、汽车、5G、物联网、人工智能、AR/VR、新能源、医疗器械、照明等热门话题，创新打造多元化国内、外商务配对社交机会，一站式捕捉亚洲跨界商贸网络，诚邀您莅临参观，为您解读更多行业发展新趋势。

文章来源：电子发烧友网