半导体封装测试展|什么是先进的封装技术？

晶片级封装CSP(Chip Scale Package)。几年之前以上所有的封装其封装本体面积与芯片面积之比通常都是几倍到几十倍，但近几年来有些公司在BGA、TSOP的基础上加以改进而使得封装本体面积与芯片面积之比减小到接近1的水平，所以就在原来的封装名称下冠以芯片级封装以用来和以前封装的区别。就目前来看，人们对芯片级封装还没有一个统一的定义，有些公司将封装本体面积与芯片面积之比小于2的定为CSP，而有些公司将封装本体面积与芯片面积之比小于1．4或1．2的定为CSP。目前开发应用为广泛的是FBGA和QFN等，主要用于内存件和逻辑器件。就目前来看CSP的引脚数还不可能太多，从几十到一百以上。这种高密度、小巧、扁薄的封装非常适用于设计小巧的掌上型消费类电子装置，如个人信息工具、手机、摄录一体机、以及数码相机等。今天就由半导体封装测试展小编为你解读更多行业新趋势。

CSP封装具有以下特点：解决了IC裸芯片不能进行交流参数测试和老化筛选的问题；封装面积缩小到BGA的1／4～1／1 0，延迟时间缩小到短；CSP封装的内存颗粒不仅可以通过PCB板散热还可以从背面散热，且散热效率良好。就封装型式而言，它属于已有封装型式的派生品，因此可直接按照现有封装型式来分为4类：框架封装型式(Lead Frame Type)、硬质基板封装型式(Rigid Substrate Type)、软质基板封装型式(Flexible Substrate Type)和芯片级封装(Wafer Level Package)。

多晶片模块MCM(Multi Chip M0dule)。20世纪80年代初发源于美国，为解决单一晶片封装集成度低和功能不够完善的问题，把多个高集成度、高性能、高可靠性的晶片，在高密度多层互联基板上组成多种多样的电子模块系统，从而出现多晶片模块系统。它是把多块裸露的IC晶片安装在一块多层高密度互连衬底上，并组装在同一个封装中。

它和CSP封装一样属于已有封装形式的派生品，是一种先进的封装技术。多芯片模块具有以下特点：封装密度更高，电性能更好，与等效的单芯片封装相比体积更小，是促使电路系统向小型化过渡的好形式。如果采用传统的单个芯片封装的形式分别焊接在印刷电路板上，则芯片之间布线引起的信号传输延迟就显得非常严重，尤其是在高频电路中，而此封装大的优点就是缩短芯片之间布线长度，而达到缩短延迟时间，易于实现模块高速化；缩小整机／模块的封装尺寸和重量；系统可靠性大大提高。

 WLCSP(Wafer Level Chip Scale Package)。此封装不同于传统的先切割晶圆，再组装测试的做法，而是先在整片晶圆上进行封装和测试，然后再切割。它有着更明显的优势：先是工艺工序大大优化，晶圆直接进入封装工序，而传统工艺在封装之前还要对晶圆进行切割、分类；所有集成电路一次封装，刻印工作直接在晶圆上进行，设备测试一次完成，有别于传统组装工艺；生产周期和成本大幅下降，它的生产周期已经缩短到1天半；使芯片所需引脚数减少，提高了集成度；引脚产生的电磁干扰几乎被消除，采用此封装的内存可以支持到800 MHz的频率，大容量可达1GB，所以它号称是封装的未来主流；它的不足之处是：签片得不到足够的保护。

以上便是半导体封装测试展小编为大家整理的相关内容，如果大家对这方面比较感兴趣，可以到半导体封装测试展参观交流。2023年10月11日-13日，半导体封装测试展将于深圳国际会展中心（宝安新馆）隆重开幕，将以“跨界+芯+智造”为创新理念，展会将汇聚1,200个企业及品牌参展，展示电子元器件、PCBA制程、智能制造、 EMS服务、半导体封测等相关的国内外设备新品及先进技术解决方案。与同期多展联动，带来消费电子、家电、工控、通信通讯、汽车、触控显示、新能源、医疗器械、光电等领域跨界商机，绽放亚洲电子工业新活力。此外，同期将举办超30场跨国、跨界活动，覆盖PCBA制程、半导体封装、工业机器人、智能仓储与物流、机器视觉、智慧工厂、工业互联网、激光、3C、家用电器、通信、汽车、5G、物联网、人工智能、AR/VR、新能源、医疗器械、照明等热门话题，创新打造多元化国内、外商务配对社交机会，一站式捕捉亚洲跨界商贸网络，诚邀您莅临参观，为您解读更多行业发展新趋势。

文章来源：电子发烧友网