信息与通信技术（ICT）是那些需要移动、存储、计算、通信和保护的数据呈指数级增长的来源。依赖于特征尺寸缩减（维度缩放）的传统半导体技术即将达到其物理限，在提高系统性能方面仍面临重大挑战。新技术节点的进展已经放缓，超过了两年更新一次的技术节奏。今天就由表面贴装展小编为你解读更多行业新趋势。

越来越需要“异构集成（HI）”和“More than Moore”来替代传统晶体管扩展，以实现具有成本效益的封装系统（SiPs）。HI将是下一代计算和通信系统的成本和功率效率实现的基础。通过异构集成实现的先进封装将是至关重要的，因为它“为产品密度和尺寸的创新提供了一条替代途径”，“正如摩尔定律在过去55年中引领了全球半导体行业的进步一样，异构集成是未来的关键技术方向。”

HI技术的进步对于满足预期的半导体在ICT方面的重大变化的十年计划是必要的，包括生成更智能的世界机器接口所需的模拟硬件（#1）、全新的存储器和存储解决方案（#2）以及解决高度互联系统和人工智能中新出现的安全挑战的硬件（#4）。然而，HI技术作为解决方案至关重要的重大转变是使通用计算能耗呈现指数增长（#5）。能源消耗每三年翻一番，超过了维度缩放所实现的效率提高，因此，需要新的计算范式。

通常，不同的应用需要特定领域的体系结构和适当的系统集成策略，以有效实现性能、功率、面积、成本（PPAC）权衡，同时确保信号和功率完整性、功率转换和传输、可测试性和安全性。系统集成的可能解决方案策略包括将单独制造的组件水平集成到更高级别的SiP中、单独小芯片的三维（3D）堆叠以及在单个单片集成片上系统（SoC）中复杂的逻辑和存储器分层制造。SiP架构和物理设计需要高保真度以及高效的建模工具和技术，包括基于机器学习的工具和技术。

迈向高密度3D系统集成将提高带宽密度和能效，水平和垂直互连间距缩放以及下一代互连对于实现高带宽密度和能量效率至关重要。考虑到I/O带宽将与计算内核的规模成比例地扩展，伴随着封装引脚数和I/O功耗的指数增长，通常需要在光学互连中实现高带宽密度、能效和覆盖范围的替代创新。

系统集成挑战超出了芯片封装的协同设计，它包括封装材料选择、互连间距缩放的工艺开发和热解决方案设计，同时满足可靠性和制造成品率目标。这些反过来又需要复杂的热点以及缺陷度量、测试和仿真，以实现对封装性能和可靠性的基本理解。后，新型材料是互连、高密度基板、散热和新兴器件开发创新的基础。

以上便是表面贴装展小编为大家整理的相关内容，如果大家对这方面比较感兴趣，可以到表面贴装展参观交流。2023年10月11日-13日，表面贴装展将于深圳国际会展中心（宝安新馆）隆重开幕，将以“跨界+芯+智造”为创新理念，展会将汇聚1,200个企业及品牌参展，展示电子元器件、PCBA制程、智能制造、 EMS服务、半导体封测等相关的国内外设备新品及先进技术解决方案。与同期多展联动，带来消费电子、家电、工控、通信通讯、汽车、触控显示、新能源、医疗器械、光电等领域跨界商机，绽放亚洲电子工业新活力。此外，同期将举办超30场跨国、跨界活动，覆盖PCBA制程、半导体封装、工业机器人、智能仓储与物流、机器视觉、智慧工厂、工业互联网、激光、3C、家用电器、通信、汽车、5G、物联网、人工智能、AR/VR、新能源、医疗器械、照明等热门话题，创新打造多元化国内、外商务配对社交机会，一站式捕捉亚洲跨界商贸网络，诚邀您莅临参观，为您解读更多行业发展新趋势。

文章来源：半导体行业观察